Языки VHDL и VERILOG в проектировании цифровой аппаратуры

Название: Языки VHDL и VERILOG в проектировании цифровой аппаратуры
Автор: Поляков А.К.
Год: 2016
Издательство: СОЛОН-Пресс
Язык: русский
Формат: pdf
Страниц: 313
Размер: 31.5 Мб

Книга посвящена проектированию цифровых систем с помощью высокоуровневых языков описания аппаратуры (Hardware Description Language — HDL) — Verilog и VHDL. Эти языки являются международным стандартом и используются как системами анализа (моделирование), так и системами синтеза цифровой аппаратуры. С единых позиций изложены основные концепции этих языков. Даны рекомендации по стилю кодирования, синтезабельности и верификации HDL-описаний проектируемых систем. Приведены примеры синтезабельных описаний узлов и устройств и организации функциональных тестов. В приложение вынесены справочные данные по языкам VHDL и VERILOG.

Краткое содержание:

Глава 1. HDL - взгляд схемотехника и взгляд программиста
Глава 2. Базовые понятия HDL - процессы, задержки, алфавит
Глава 3. Способы HDL-описаний простых узлов
Глава 4. Функциональная верификация HDL-описаний
Глава 5. Синтезабельность HDL-описаний
Глава 6. Реализация шифроалгоритма RC4 на ПЛИС
Глава 7. Функциональная модель микросхемы двухпортовой синхронной памяти

Приложение 1. Краткий справочник по языку VHDL
Приложение 2. VERILOG - краткий справочник

Скачать Поляков А.К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры